Automatisierte VHDL-Code-Generierung eines Delta-Sigma Modulators

Spilka, R.; Ostermann, T.

Im vorliegenden Beitrag wird eine automatische Generierung des VHDL-Codes eines Delta-Sigma Modulators präsentiert. Die Koeffizientenmultiplikation wird hierbei durch Bit-Serielle-Addition durchgeführt. Mit Hilfe zweier neuer Matlab Funktionen wird der Systementwurf durch die bekannte Delta-Sigma Toolbox von R. Schreier erweitert und direkt synthesefähiger VHDL Code erzeugt.

Zitieren

Zitierform:

Spilka, R. / Ostermann, T.: Automatisierte VHDL-Code-Generierung eines Delta-Sigma Modulators. 2006. Copernicus Publications.

Zugriffsstatistik

Gesamt:
Volltextzugriffe:
Metadatenansicht:
12 Monate:
Volltextzugriffe:
Metadatenansicht:

Grafik öffnen

Rechte

Rechteinhaber: R. Spilka

Nutzung und Vervielfältigung:

Export